欢迎来到优知文库! | 帮助中心 分享价值,成长自我!
优知文库
全部分类
  • 幼儿/小学教育>
  • 中学教育>
  • 高等教育>
  • 研究生考试>
  • 外语学习>
  • 资格/认证考试>
  • 论文>
  • IT计算机>
  • 法律/法学>
  • 建筑/环境>
  • 通信/电子>
  • 医学/心理学>
  • ImageVerifierCode 换一换
    首页 优知文库 > 资源分类 > DOCX文档下载
    分享到微信 分享到微博 分享到QQ空间

    (全)国家开放大学 实验2 组合逻辑电路的设计.docx

    • 资源ID:389369       资源大小:17.38KB        全文页数:7页
    • 资源格式: DOCX        下载积分:5金币
    快捷下载 游客一键下载
    账号登录下载
    微信登录下载
    三方登录下载: QQ登录
    二维码
    扫码关注公众号登录
    下载资源需要5金币
    邮箱/手机:
    温馨提示:
    快捷下载时,如果您不填写信息,系统将为您自动创建临时账号,适用于临时下载。
    如果您填写信息,用户名和密码都是您填写的【邮箱或者手机号】(系统自动生成),方便查询和重复下载。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP,免费下载
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    (全)国家开放大学 实验2 组合逻辑电路的设计.docx

    国家开放大学实验2组合逻辑电路的设计一、试验目的1、掌握组合逻辑电路的设计方法。2、掌握组合逻辑电路的静态测试方法。3、熟悉CPLD设计的过程,比较原理图输入和文本输入的优劣。二、实验的硬件要求1、输入:按键开关(常高)4个;拨码开关4位。2、输出:LED灯。3、主芯片:AlteraEPM7128SLC84-15o三、实验内容1、设计一个四舍五入判别电路,其输入为8421BCD码,要求当输入大于或等于5时,判别电路输出为1,反之为Oo2、设计四个开关控制一盏灯的逻辑电路,要求改变任意开关的状态能够引起灯亮灭状态的改变。(即任一开关的合断改变原来灯亮灭的状态)3、设计一个优先排队电路,其框图如下:排队顺序:A=I最高优先级B=I次高优先级C=I最低优先级要求输出端最多只能有一端为1,即只能是优先级较高的输入端所对应的输出端为。四、实验连线1、四位拨码开关连D3、D2、DLDO信号对应的管脚。OUT输出信号管脚接LED灯。2、四位按键开关分别连KLK2、K3、K4信号对应的管脚。OUT输出信号管脚接LED灯。3、A、B、C信号对应管脚分别连三个按键开关。输出A_OutsB_OutsC-Out信号对应的管脚分别连三个LED灯。(具体管脚参数由底层管脚编辑决定)五、参考原理图1、原理图,如图2-1所示:VHDL硬件描述语言输入:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_signed.all;entitybcd_pjqisport(din:inintegerrange15downtoO;dout:outStdJogic);end;architectureaofbcd_pjqisbeginpl:processbeginifdin<5thendout<=,0'elsedout<=,l'endif;endprocesspl;end;2、原理图,如图2-2所示:VHDL硬件描述语言输入:libraryieee;useieee.std_logic_1164.all;entityled_controlisport(kOzklk2zk3JnStdJogic;y:outStdJogic);end;architectureoneofled_controlissignaldz:std_logic_vector(3downtoO);begindz<=k3&k2&kl&k0;pl:process(dz)begincasedziswhen,0000,=>y<=,0'whenn0001,=>y<=,l'whenn0011"=>y<=,0'when0010"=>y<=,l'when0110,=>y<=,0'when0111,=>y<=,l'when0101"=>y<=,0'whenn0100,=>y<='l'whenn1100"=>y<=,0'when1101"=>y<=,l'whennllll,=>y<=,0,;when1110"=>y<=,l'when"1010',=>y<=,0'when1011,=>y<=,l'whenn1001,=>y<=,0'whenothers=>y<=,X,;endcase;endprocesspl;endone;3、原理图,如图2-3所示:VHDL硬件描述语言输入:libraryieee;useieee.std_logic_1164.all;entityqueue_priorisport(azbzcinStdJogic;aoutzboutzcoutoutStdJogic);architectureoneofqueue_priorisbeginpl:processbeginifa='l,thenaout<=,l,;bout<=,01;cout<=,0'elsifb='l'thenaout<=,0'bout<=,l'cout<=,0'elsifc='l,thenaout<=,0'bout<=,01;cout<=,l,;elseaout<=,0'bout<=,0'cout<=,0'endif;endprocesspl;endone;六、实验报告要求1.对于原理图设计要求有设计过程。2、详细论述实验步骤。3、写一些对比两种硬件设计输入法的优劣的心得。

    注意事项

    本文((全)国家开放大学 实验2 组合逻辑电路的设计.docx)为本站会员(王**)主动上传,优知文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知优知文库(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    copyright@ 2008-2023 yzwku网站版权所有

    经营许可证编号:宁ICP备2022001189号-2

    本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。优知文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知优知文库网,我们立即给予删除!

    收起
    展开