安徽工业大学数字逻辑路勤实验报告.docx
数字逻辑班级:计141学号学49074007姓名：李根指导老师：陆勤试验一3-8译码器设计一、试验任务1,通过一个简洁的3-8译码器的设计，让学生驾驭用原理图描述组合逻辑电路的设计方法。2 .驾驭组合逻辑电路的软件仿真方法.3 .初步了解可编程器件设计的全过程。4、试验步骤：1）启动MAX+p1.us”软件包，创建试验环境2）放置器件在原理图上3）在器件的脚管上添加连线4）标记输入输出端口属性5）保存原理图6）设置为当前文件7）仿真模拟8）选择仿真时间。仿真时间长短由电路实际要求确定9）为A、B、C、三个端口添加输入信号10）依据电路要求编辑另外两路输入端口的激励信号波形ID保存激励信号编辑结果12）电路仿真13）觇察仿真结果14）器件的编程下载15）按下wSe1.ectProgrammingFi1.e"按钮，选择要下载的".sof"文件，然后按“Add”按钮将其加到文件列表中16）结合电路功能,在试验箱上视察设计实现的结果二、试验原理1.列出真值表、写出逻辑函数。（1）真值表AOA1A2YOY1Y2Y3Y4Y5Y6Y70000111111110010111111010110111111101110111100111110111101111110110111111110111111111110（2）逻辑表达式y4-T7a7K=AAAK=AA4K=4AA>K=AA4K5=AAA匕=AAA,K=AAA,2.试验原理图内0,:W>MD3MDJQQMOS:壬=£2)-12三-C=>wS3-4>033.试验仿真结果波形图三、试验连线全加器的三个输入所对应的管脚同三位拨码开关相连；两个输出所对应的管脚同两位发光二极管相连。四、试验记录1.填写下表（填亮1或灭0）ABC1.EDO1.ED1.1.ED21.ED31.ED41.ED51.ED61.ED7OOOX天天天天灭灭灭100灭寿灭灭灭天灭灭010我次灭次灭灭灭11O次天灭X天式天灭OO1天天XX天天X101灭无灭灭无死灭011灭灭灭灭灭灭充灭111充更我我灭天灭X2、时序仿真波形中，输出波形与输入波形是否同步变更？如何说明输出波形中存在的毛刺？答：输出波形与输入波形是同步变更，输出波形中存在的毛刺是组合逻辑中的目险现象。3、清总结试验中出现的问题，你是如何解决的？答：在器件的下载编程与硬件实现中发觉无法下载编程，询问老师后，保存文件，全启电脑后照若老师的步骤操作最终解决了问题。试验二全加全减器设计一、试验任务设计一个一位全加全减器，由M限制。当M-O时实现加法运算，输入信号A、B和C分别作为加数、被加数和低位来的进位,S1.和S2为和数和向高位的进位：M-I时实现减法运算,输入信号A、B和C分别作为减数、被减数和低位来的借位，SI和S2为差数和向高位的借位。二、试验原理(1)真值表输入输出MABCF1.F2OOOOOOOOO11OOO1O1OOO11O1O1OO1OO1O1O1O11OO1O11111IOOOOO1OO1111O1O11IO11O111OO1O11O1OO1I1OOO111111依据卡诺图可得到逻辑函数为:F1=ABC+ABC+ABC+ABCF2=MAC*MAB*BC*MAC*MAB(2)试脸原理图(3)仿真波形IHcnoi0OnaRef0OnsI.Time(f113(4)试验连线全加全减器的四个输入所对应的管脚同四位拨码开关相连：两个输出所对应的管脚同两位发光二极管相连.(5)试验记录输入输出试脸结果MABCF1.F2F1.F2OOOOOO不亮不亮OOO11O壳不光OO1O1O亮不亮OO11O1不亮亮O1OO1O亮不亮O1O1O1不亮亮O11OO1不亮亮O11111亮亮1OOOOO不亮不亮1OO111亮亮1O1O11亮亮1O11O1不亮亮11OO1O亮不亮11O1OO不亮不亮1110OO不亮不亮111111克亮试验三七段显示译码器的实现及优化一、试验介绍1.ED数码管显示电路是工程项目中运用较广的种输出显示器件。常见的数码管有共阴和共阳2种“共阴数码管是将8个发光二极管的阴极连接在一起为公共端，而共阳数码管是将8个发光二极管的阳极连接在一起作为公共端。公共端常被称作位码，而将其他的8位称做段码，这8位分别是a,b,c,d,e,f,g及h,它们对应数码管的七个段位和个小数点儿。a,b,c,d,c,f及g这七段是用限制字符型显示的，因此，经常也将1.EI）数码管称为7段数码管.二、试验原理1.列出真值表、写出逻辑函数。（1）真值表输入06Q5Q4输出Q3Q2Q1.QO代表数字A3A2A1.AOOOO001111110OOO100001101OO1010110112OO1110011113O1O011001104O1O111011015O11011111016O111000011171OO0111111181OO111011119(2)逻辑函数表达式:a=AAAA,+AAA,=AAAAjA：A,A>z,=AAA+AAA=AA1A,*AA4C=AAA,=AjAA>"-AaAiAA”A?A/Au1A,：AA°-A-AzAiAc*A?AA0*A.：AA>>f=A)+AA.=A,4*AAAJA1.A3AA>"A?A1/4AA-A、A：AA>*A：A*A?AA,s=AAA+A:AA.=A.AA*A：A,A12.试验原理分析2.试验仿真结果波形图-三、试验连线全加器的三个输入所对应的管脚同三位拨码开关相连；两个输出所对应的管脚同两位发光二极管相连。四、试验记录输出结果（灯亮1灯灭2）N输入输人结果A3A2A1AOabCdefg000000000001100011001111200100010010300110000110401001001100501010100100601101100000701110001111810000000000910010000100试验心得：在试验中，主要遇到的困难是在运用软件画原理图时连线部分让人纷繁芜杂，般不当心就连错了，但是只要连的时候细致细心点就没什么问题了。然后就是在试脸报告中写逻辑函数，逻辑函数须要用WOrd中的插入函数写,须要找到对应的特别的格式，比较繁琐，但是学会了之后还是可以找到一点小窍门的，感觉大多数问题都可以通过网上杳询资料来解决，学会好好利用网上资源，对我们学东西还是大有好处的。对我们以后学习很有帮助。试验四扫描显示电路的驱动一、 试验目的1、/解8位七段数眄管显示模块的工作原理,采纳HD1.设计标准扫描电路驱动模块.为后续试验做打算：.2、初步驾驭逻辑电路的层次式设计方法。二、 试般内容1、试验过程D用拨码开关产生8421BCD玛，用EP1.D产生字形编码电路和扫描矍动电路，然后进行仿真，视察波形，正确后进行设计实现，道配划分,调整时钟频率，序受“扫描”的过程,并视察字符亮度和显示刷新的效果.2）编一个简枯的从3F轮换显示十六进制数的电路,2.试脸电路图3,波形仿其结果;、试3报告1、一个七段显示数码管可产生多少种字符,产生全部字符须要多少根被译码的信号线？答：一个7段数码管可产生2”种字符,即128种.产生全部字符须要7根被译码信号战，但假如只编评OJ的16个字符，则至少须要4根被译玛信号钱.2、你在试脸中采她的扫描频率是多少？答：最低扫描版率为256Hz.我采纳的扫描短率为265Hz.3、结合本试验，简述逻辑电路的层次式设计方法的基本步骤-层次式设计方法的基本思想就是分模块、分层次的迸行设计描述，描述总功能的设计为顶层设计,描述电路段的设计为中层设计，描述物理实现组中较小明元的设计为底层设计.4、试验中存在的网SS答：在试抬电路连接结束后进行波形仿此时出现无论怎么变更输入，结果总是为无的状况，后来发觉是把reset端设为。导致结果无效，设为1后，仿真结果正常，试验五用JK触发器设计同步8421码加法计数器一
