元件封装及基本脚位定义说明(精).docx

元件封装及基本位定藐貌明PS:以下收录说明的元件为常规元件A:零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置，包括了实际元件的外型尺寸，所占空间位置，各管脚之间的间距等，是纯粹的空间概念。因此不同的元件可共用同一零件封装,同种元件也可有不同的零件封装.一般的元件封装有针脚式封装(DIP与表面贴片式封装(SMD两大类.(像电阻，有传统的针脚式，这种元件体积较大,电路板必需钻孔才能安置元件，完成钻孔后,插入元件,再过锡炉或喷锡(也可手焊)，成本较高，较新的设计都是采纳体积小的表面贴片式元件(SMD)这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板上了。元件按电气性能分类为:电阻.电容(有极性,无极性,电感.晶体管(二极管.三极管,集成电路IC端口(输入输出端口,连接器,插槽,开关系列.晶振.OTHER显示器件.锋呜器.传感器.扬声器.受话器1.电阻:1.直播式1/20W1/I6W1.10W18WV4WII.贴片式02010402060308051206IH.整合式040206034合一或8合一排阻111,可调式VR1VR52.电容:I.无极性电容0402060308051206121018122225In彳j极性电容分两种：电解电容I一般为铝电解电容.分为DIP与SMD两种铝电容为SMD型:ATYPE(3216IOVBTYPE(352816VCTYPE(603225VDTYPE(734335V3.电感:1.D1.P型电感1I.SMD型电感4.晶体管：I.二极管1N4148(小功率1N4OO7(大功率发光二极管(都分为SMDD1.P两大类I1.1.三极管SOT23SoT223SOT252SoT2635.端口：I,输入输出端口AUDIOKBMS(组合与分立1.ANCOM(DB-9RGB(DB-I51.PTDVIUSB(常规,微型TUNER(高频头GAME394SATAPOWERJACK等1H.排针单排双排(分不同间距,不同针脚类型,不同角度过IDEFDD.与其它各类连接排线.H1.插槽DDR(DDR分为SMD与DIP两类CPU座PC1.EPC1.CNRSDMDCFAGPRCMC1.A1.6,开关:1.按键式11.点按式I1.1.拔动式I1.1.1.其它类型7.晶振:1.有源晶振(分为DIP与SMD两种包装，一他雷源PIN1一但GNDP1.N.他虢P1.Nn,无源品振(分为四种包装,只有接雨威PIN,另有外壳接GND)8.集成电路IC:1.D1.P(DUa1.In-IinePaekage):双列直插封装。&SIP(Sing1.ein1.inePackage):单列直插封装11.SOJ(Sma1.1.Out-1.ineJ-1.eadedPackage):J形引线小外形封装。&SOP(Sma1.1.Out-1.inePackage):小外形封装。II1.QFP(QuadF1.atPackage):方形扁平封装。IH1.P1.CC(PIaStiC1.eadedChipCarrier):有引线塑料芯片载体，Iv.PGA(CeramicPinGridArrauPackage)插针网格阵列封装技术IV.BGA(BaI1.GridArray):球栅阵列，面阵列封装的一种，OTHERS:COB(ChiponBoard):板上芯片封装。FIihChip：倒装焊芯片。9.01.hcrsB:PIN的辨别与定义1.二极管&有极性电容：(正负极ACPN2.三极管(BCEGDSACAAIO3.排阻&排容“3572468123456784.排针主要分两种:1357.2468.12345678.5.集成电路:集成电路的封装大都是对称式的.假如不在集成电路封装上设立HN识别标示,则特别简单错接.反接等差错.使j品设计失败.6.0THERS一般常兄端口P1.N定皴此项技能考核梦考明：技能要求：BSB基本熟识各撞元件封装以及基本肺位定莪等考题要求：明十他各不相同元件的名耦典特黠，由考核考在公司霓月窗中抓取新建一低建路圈.抓取十但有特殊胞位定莪封装，更改P1.N定羲舆P1.N速接虢彳乳铸考核者CHECK或改场正硅定莪。考核椽准：按考核题目要求抓取十他各不相同元件，要求全部正硅，如射所抓元件有疑冏可另行明，如所抓取元件猎IM此不通道(元件抓取籍卷但有明合理缭由除外)按考核趣目要求封十他PIN定襄元件迤行更改.如封元件P1.N定皴有疑冏可另行檐.如更改接PIN定甄遢是籍R.此项不通遇(更改彳爰PIN定莪箱BI.但有明合理缘由除外)明：抓取正破的元件封装典新建元件同桂重要.故不允彳午出$昔。如明缘由不简单界定者可支配重考。附1：集成电路封装说明：DIP封装D1.P封装(Dua1.In-1.inePackage),也叫双列直插式封装技术，指采纳双列宜插形式封装的集成电路芯片.绝大多数中小规模集成电路均采纳这种封装形式，其引脚数一股不超过100。D1.P封装的IC芯片有两排引脚.须要插入到具有D1.P结构的芯片插座上.当然，也可以干脆插在有相同焊孔数和几何排列的电路板上进行焊接。D1.p封装的芯片在从芯片插座上插拔时应特殊当心，以免损坏管脚，DIP封装结构形式有：多层陶谎双列直插式DIP.单层陶兖双列直插式DIP.引线框架式DIP(含玻璃陶瓷封接式.塑科包封结构式，陶瓷低熔玻理封装式)等.D1.P封装具有以下特点：1.适合在PCB(印刷电路扳上穿孔焊接，操作便利.2.芯片面积与封装面积之间的比值较大，故体积也较大QFP封装中文含义叫方型扁平式封装技术(PkIStiCQUadF1.atpOCkage),该技术实现的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采纳这种封装形式，其引脚数一般都在100以上。该技术封装IC时操作便利，牢靠性高；而且其封装外形尺寸较小，寄生参数减小，适合高频应用；该技术主要适合用SMT表面安装技术在PCB上安装布线PGA封装中文含义叫插针网格阵列封装技术(CeramicPinGridArrauPackage),由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔肯定距离排列.依据管脚数目的多少，可以围成25圈。安装时，将芯片插入特地的PGA插座。该技术一般用于插拔操作比较常见的场合之下BGA封装BGA技术(BaI1.GridArrayPaCkage)即球棚阵列封装技术。该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但BGA封装占用基板的面积比较大。虽然该技术的I/O引脚数增多,但引脚之间的距离远大于QFP.从而提高了组装成品率。而且该技术采纳了可控塌陷芯片法焊接，从而可以改善它的电热性能.另外该技术的组装可用共面焊接，从而能大大提高封装的牢靠性；并且由该技术实现的封装IC信号传输延迟小.适应频率可以提高很大。BGA封装具有以下特点：1.1/0引脚数虽然增多,但引脚之间的距离远大于QFP封装方式.提高了成品率2.虽然BGA的功耗增加,但由于采纳的是可控崩陷芯片法焊接，从而可以改善电热性能3.信号传输延迟小，适应频率大大提高4.组装可用共面焊接，牢靠性大大提高附2：元件物量图表SEQ图表*ARABIC1TSSOP图表SEQ图表*ARABIC2TSOP图表SEQ图表ARABIC3to-220图表SEQ图表ARAB1.C4TO263图表SEQ图表*ARABIC5TO92图表SEQ图表V*ARABIC6T0I8图表SEQ图表*ARABIC7SSOP图表SEQ图表*ARABIC8SOT523图表SEQ图表詈ARABIC9SOT343图表SEQ图表*ARABIC1()SOT252图表SEQ图表*ARABIC11SOT223图表SEQ图表RBIC12SOT143图表SEQ图表*ARABIC13sot89图表SEQ图表甘ARABIC14sot26图表SEQ图表*ARABIC15sot23图表SEQ图表V*ARABIC16SOT23-5A表SEQ图表ARABIC17SOPA表SEQ图表*ARABIC18SOJ图表SEQ图表*ARABIC19SoCKET603图表SEQ图表*ARABIC20SO图表SEQ图表*ARABIC21SIP图表SEQ图表*ARABIC22SDIP图表SEQ图表VARAB1.C23QFP图表SEQ图表*ARABIC24PQFP图表SEQ图表ARABIC25P1.CC图表SEQ图表V*ARABIC26PGA图表SEQ图表*ARABIC27IXjA图表SEQ图表*RAB1C28HSOP图表SEQ图表*ARABIC29D1.P-DIP.TB图表SEQ图表ARzXBIC30CNR图表SEQ图表VARAB1.C31C1.CC图表SEQ图表WARABIC32BGA图表SEQ图表*ARABIC33BEAD图表SEQ图表*ARABIC34I68-DIMM*JimiSoft:UnregistenxiSof1.warcON1.YConvertPartOIFiIe!ReadHe1.pToKnowHowToRegister.1*