按照大纲的知识点整理----计算机组成原理.docx

一、计算机系统概述（一）计算机开展历程（二）计算机系统层次结构1 .计算机硬件的根本组成2 .计算机软件的分类3 .计算机的工作过程（三）计算机性能指标1. 吞吐量对网络、设备、端口、虚电路或其他设施，单位时间内成功地传送数据的数量（以比特、字节、分组等测量）。2. 响应时间3. CPU时钟周期（ClockCycle）:又称节拍没冲或T周期，是处理操作的最根本单位，是计算机中最根本的、最小的时间单位。主频的倒数4. 主频：即CPU内核工作的时钟频率（CPUClockSpeed）oCPU的主频表示在CPU内数字脉冲信号震荡的速度，与CPU实际的运算能力并没有直接关系。5. CPI（ClockcyclePerInstruction）表示每条计算机指令执行所需的时钟周期。6. CPU执行时间7. MIPS（MillionInstructionperSeCond）每秒执行百万条指令某机器每秒执行300万条指令，那么记作3MIPS8. MFLOPS（MillionFloationg-pointOperationsperSecond,每秒百万个浮点操作）衡量计算机系统的主要技术指标之一。对于一给定的程序，MFLOPS的定义为：MFLOPS=操作浮点数/（执行时间*10E6）（10E6位10的6次方）。1 .指令周期：执行一条指令所需要的时间，般由假设十个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。2 .机器周期又称CPU周期）在计算机中，为了便于管理，常把一条指令的执行过程划分为假设十个阶段，每一阶段完成项工作。例如，取指令、存储器读、存储器写等，这每项工作称为一个根本操作。完成个根本操作所需要的时间称为机器周期。通常用内存中读取一个指令字的最短时间来规定因而又称总线周期3 .在电子技术中，脉冲信号是一个按一定电压幅度，一定时间间隔连续发出的脉冲信号。脉冲信号之间的时间间隔称为周期；而将在单位时间（如1秒）内所产生的脉冲个数称为频率。频率是描述周期性循环信号（包括脉冲信号）在单位时间内所出现的脉冲数量多少的计量名称；频率的标准计量单位是HZ（赫二、数据的表示和运算（"）数制与编码1 .进位计数制及其相互转换2 .真值和机器数计算机中数的表示,无符号数（地址）有符号数。正1负真值：带“符号的数机器数：符号数字化的数编码方式正数表示负数表示原码同原同补码同原逐位求反加一反码同逐位求反W根补码差一个符号位补码比原码反码多表示一个负数3 .BCD码4 .字符与字符串5 .校验码(一)定点数的表示和运算1 .表示(I)定点数的表示I)定点小数主一什用0x1-2'm表示氾围：II定点小数运算的过程中存在着上溢和下溢.2)定点整数主一甘甲0闵2-1表示氾围II定点整数运算的过程中存在着上溢而不存在下溢.(2)无符号数的表示(3)有符号数的表示2 .运算(1)定点数的位移运算1)无符号数的移位一逻辑移位左移:高位移出,低位填零右移:低位移出高位填零2)有符号数的移位一算术移位码制填补代码正数原码、补码、反码0负数原码0补码左移添0右移填1反码都填1(2)加减乘除运算1)原码定点数的加/减运算2)补码定点数的加/减运算3)定点数的乘/除运算a)原码定点数的乘法运算b)补码定点数的乘法运算每次根据乘数最后两位的差值来判断如何运算m=+(乙-工)国补=2乘数末尾补零当匕工+1=11时部分积右移一位C)原码定点数的除法运算商符另计算1)恢复余数法第一次进行减除数操作如果余数小于0,那么商上0,加除数(恢复余数)进行左移一位.如果余数大于0,那么商上1,并尾数直接进行左移.下次减除数.最后根据计算中的左移位数,判断出余数的右移位数.2)不恢复余数法(加减交替法)余数>0,商上T,做2R,-y"的运算余数<0,商上“0”,做2R,+y*的运算d)补码定点数的除法运算加减交替法(符号位和数值局部一起参加运算)4)溢出概念和判别方法（三）浮点数的表示和运算1 .浮点数的表示；浮点数的表示范围；IEEE754标准float大小为4字节，即32位，内存中的存储方式如下:符号位(Ibit)指数(8bit)尾数(23bit)float有效数字是6-7位取值范围-3.4*10(-38)3.4*10(38)double大小为8字节，即64位，内存布局如下：符号位(Ibit)指数bit)尾数(52bit)double有效数字是15-16位取值范围-L7*10(-308)1.7*10(308)2 .浮点数的加/减运算有关概念：*s>0时补码规格化形式为s补=Oo.1XXX。*/*s<0时补码规格化形式为s补=11.0XXX。*/补码的规格化数是首位非符号位与符号位相异那么为规格化数。因为补码负数，O为有效位，1为无效位，而原码负数，I为有效位，O为无效位，故补码负数跟原码负数规格化形式不同。注：有效位即为代表数值的位。左右规/*左规：当尾数出现oo.oxXX或11.1XXX时，需要左规，左规一位，阶码减一*/*右规：当尾数出现OLXXX或10.XXX时，表示尾数溢出，可通过右规处理，右移一位，阶码加一*/定点运算中溢出不允许但浮点运算中溢出允许。可通过右规处理，只是影响精度浮点数阶码真值加127不加128的原因因为当阶码e为全0且尾数M也为全。时，表示的真值X为零，结合符号位S为0或L有正零和负零之分。当阶码e为全1且尾数M为全0时，表示的真值X为无穷大，结合符号位S为0或1,也有正无穷和负无穷之分。这样的32位浮点数表示中，要除去e用全0和全1（255）表示零和无穷大的特殊情况，指数的偏移值不选128（10000000）,而选127（示IUlI1）。对于规格化浮点数，e的范围变为1到254,真正的指数值E那么为126到+127。（四）算术逻辑单元ALU硬件结构：一位全加器：Xiyi为相加数第i位。C/表示低位进位信号Si第i位的和。G为i位产生的进位。Si=Xiy,-+XiyiCi+XiyieiT+XjyqT=Xi%G=Xiy+Xix-+XiyiCi+XiyiCiT=%»+（七zk-1.串行加法器和并行加法器（1）串行加法器只用一位全加器来实现两个数的相加运算。从低位到高位逐位运算优点：本钱低缺点：速度慢（2）并行加法器1）串行进位、并行加法原理：2）并行进位、并行加法（组内并行、组间串行）3）双重分组快速进位链：（组内与组间并行，大组间串行）2.算术逻辑单元ALU的功能和机构三、存储器层次机构（"）存储器的分类（1）按存储介质分1）半导体存储器（双极型：耗电量大,低集成Mos.）优点：体积小、功能低、存取时间短缺点：电源消失时所存储信息也丧失2）磁外表存储器优点：非易失性3）磁芯存储器优点：非易失性缺点：体积大、工艺复杂、功耗大4）光盘存储器优点：记录密度高,耐用、可靠性高、可互换性强（2）按存取方式分1）随机存储器RAM（可读写）任何一个存储单元可随机存取,存取时间与存储单元物理位置无关.SRAM、DRAM2）只读存储器RoM（可读写）存固定不变的程序3）串行访问存储器（3）按在计算机中的作用分1）主存储器（与cpu直接交换信息）i. RAM:SRAM触发器DRAM电容ii. ROM:MRoM不可编程PROM一次编程屡次编成：EPROM紫外线擦洗EEPROM电擦洗2）快擦型存储器FlashMemory3）辅助存储器：磁盘、磁带、光盘4）缓冲存储器缓冲存储器（二）存储器的层次化结构这种层次化结构设计的依据为程序访问的局部性缓存一主存层次的速度接近于缓存,高于主存,容量和位价接近于主存.主存一辅存层次的速度接近于主存,容量接近于辅存（三）半导体随机存取存储器1.SRAM存储器的工作原理2.DRAM存储器的工作原理（四）只读存储器（五）主存储器与CPU的连接步骤：1 .首先分析系统区和用户区范围2 .如果对系统程序区或用户程序区进行分解时寻址范围小的靠前.这样,设计片选逻辑时方便3 .设计片选逻辑（1）没给出译码器的1)首先找出各片中最小容量的,以它为标准找出片选位2)Frb->/-O:孑Tj尸，QQ/j/；A。GJe/*ROM的RW线接地*/*CPU的地址线不能空*/(2)给出译码器1) .特别注意CPU地址线高位值与译码器配对.MREQ为低电平.题,唐p47例4.2,43(六)双口RAM和多模块存储器(七)高速缓冲存储器(Cache)1 .程序访问的局部.Cache的根本工作原理1.RU管理逻辑CPU与CaChe之间的数据交换单位是字.CaChe与主存之间的数据交换单位是块一个块由若干个字组成，是定长的。块与CaChe的行对应，它俩是等长的。当CPU读取主存中一个字时，便发出此字的内存地址到CaChe和主存。此时CaChe控制逻辑依据地址判断此字当前是否在CaChe中：音是,此字立即传送给CPU;若非，则用主存读周期把此字从主存读出送到CPU,与此同时，把含有这个字的整个数据块从主存读出送到CaChe中。一些性能指标：Cache命中率:Cache主存系统的平均访问时间%=/+（1-）&访问效率3 .Cache和主存之间的映射方式1）全相连映射方式主要特点可使主存的一个块拷贝到cache中的任意一行上.地址形式:I主存字块标记m=t+c位I主存块内地址b位m为主存字块标记m=主存位数-b将主存中一个块的地址（块号）与块的内容（字）一起存于cache的行中,其中块地址存于CaChe行的标记局部中.硬件实现：全部标记用一个相连存储器来实现,全部数据用普通RAM来实现.缺点是比拟器电路多,难于实现.检索过程：©CPU访存指令指定一个内存地址指令中的块号与cache中所有行的标记同时在比拟器中进行比拟.如果块号命中:那么按主存块内地址从CaChe中读取一个字.如果块号未命中:那么按内存地址从主存中读取这个字.2）直接映射方式主要特点：一个主存块只能拷贝到cache的一个特定行位置上去.地址形式：Cache的行号i和主存的块号j有如下函数关系.i=jmodmm为CaChe中的总行数主存字块标记t位Cache字块地址（行号）C位字块（行）内地址b位t为字块标记,t=m-cb为块内地址位数由块大小得知m为主存地址,m=主存地址位数一bm=t+cc为catch字块地址,由cache块数决定检索过程：©CPU访存指令指定一个内存地址用C位行号找到cache中的此一行.内存地址中的t位标记与此行的标记在比拟器中比拟如果相符即命中,用主存地址中最后b位（块内地址）读取所需求的字.如果不符,那么未命中,由主存读取所的要求字.缺点：每个主存块只有一个固定的行位置可存放今产生冲突分频繁换